Informateci

L'orale è durato circa una 40ina di minuti, inizia con la visione dell'esame scritto e le domande partono da quello che si è sbagliato all'esame. L'esame si basa molto sul ragionamento, e in caso di tentennamenti da una mano. In più non si focalizza troppo su piccoli sbagli e se si tratta di cose stupide passa subito alla domanda successiva

[ ] Addizionatore a 1 bit (x + y = z, rip) e (x + y + rip = z, rip') , con relative tabelle di verità e circuiteria
[ ] Tipi di comunicazione tra unità firmware (simmetrica-asimmetrica, sincrona-asincrona)
[ ] Registri a transizione di livello

Disegno:
UFa ___ UFb
[D1] ---> [D1in]
[D2] ---> [D2in]
[D3] ---> [D3in]
(premessa: UFa può inviare ad UFb tutti e tre i dati, oppure solo uno casuale dei 3)

[ ] Quanti RDY e ACK servono? (risposta 4 + 4)
[ ] Si ha una soluzione più efficiente? (usare un registro "OP" a 2 bit)

[ ] Processori pipeline + (vecchio programma: farm e superscalare)
[ ] Dataflow
[ ] Operazione di richiesta da parte della cache alla memoria
[ ] Come si realizza una memoria in grado di dare in uscita le sigma parole in parallelo (mem. interallacciata senza commutatore che raggruppa le uscite fornendone una sola)

Arrivavo con B e A ai compitini, orale durato molto poco (15 min).

• Descrivere una rete sequenziale di Moore e cosa cambia rispetto a una rete sequenziale di Mealy
• Interprete firmware della CPU D-RISC monolitica
• Tipi di memoria cache e cache a indirizzamento diretto nel dettaglio

Nel fare le domande si basa molto su cosa hai sbagliato nello scritto.